PlayStation 3 架构深度解析

XDR DRAM是Cell的主存，共256MB，分四颗64MB芯片通过MIC连接，理论带宽25.6GB/s。它采用400MHz时钟与双32位总线，MIC最小传输单位为128字节，适合顺序读写。XDR DRAM还可被RSX访问，但会产生性能损耗。

GDDR3是RSX专用的256MB显存，运行在650MHz，理论带宽20.8GB/s。它存储顶点、纹理、着色器与帧缓冲等图形数据，支持颜色与Z压缩以及平铺模式以提升带宽利用率。RSX可同时访问GDDR3与XDR DRAM作为统一图形存储空间。

XrossMediaBar 是 PS3 的图形用户界面，基于 PSP 版本扩展，支持多用户、游戏、媒体播放和网络服务。它以 XMB 菜单形式呈现，提供 1920x1080 分辨率下的直观导航，与 Cell 和 RSX 的多媒体能力结合。

OtherOS 是 PS3 提供的第二操作系统功能，允许用户安装 Linux 等系统，利用 Cell 多核特性进行科研或开发，但受 Hypervisor 限制无法完全访问 RSX。Sony 曾移除该功能，后通过自定义固件恢复。

Syscon 是主板上的微控制器芯片，负责控制 Cell、RSX 和 Southbridge 的电源线，通过 SPI 与 Cell 通信，并读取 EEPROM 记录决定硬件功能启用。它是 PS3 启动流程的关键组件。

南桥是 PS3 中负责 I/O 操作的芯片，由 Toshiba 制造，整合 USB、SATA、以太网等接口，并实现硬盘加密。它处理外部和内部连接，避免了早期 IOP 的带宽瓶颈问题。

Hypervisor 是 Cell 处理器中的特权级 1 程序，管理多个操作系统间的资源分配，并为 Sony 的 GameOS 提供安全保护。它限制 OtherOS 访问 RSX 等硬件，体现了 PS3 的多层安全设计。

本文中英伟达为PS3提供RSX图形处理器，基于GeForce 7架构运行于500MHz。该GPU配备256MB GDDR3显存，负责顶点、像素着色及光栅化管线，与Cell协同完成3D渲染。RSX通过Flex I/O总线与Cell连接，最高支持1080p输出。

本文中Unreal Engine 3的碰撞检测依赖Binary Space Partitioning，在PS3 SPU上因缺乏动态分支预测导致性能低于Xbox 360与PC。Epic需针对Cell额外优化，凸显SPU在分支密集任务上的局限。

本文中Folding@home是PS3预装的应用，用户开启后可连接服务器运行蛋白质模拟，借助Cell的分布式计算能力协助阿尔茨海默症研究。全球约1500万台PS3参与贡献算力，直至2012年随项目退役。该应用体现了Cell在非游戏领域的科学应用价值。

本文指出PS3首次采用HDMI接口统一传输数字音视频，取代此前多模拟信号端口。支持最高1920×1080分辨率，多数游戏以1280×720渲染，后续固件更新加入3DTV功能。HDMI成为跨平台统一输出标准，显著提升了画质与兼容性。

文章说明PS3启动链使用ECDSA对metldr等加载器签名，以保障二进制文件可信。Sony实现中随机数未变化导致私钥泄露，黑客借此制作自定义固件绕过签名校验。该漏洞直接引发后续大量自制程序与系统修改。

本文中自制固件指利用泄露密钥修改的GameOS系统，可禁用签名验证、恢复OtherOS并运行未签名程序。索尼通过3.56、3.60等更新封堵，但PS3Xploit等工具使旧机型仍可安装。自定义固件允许调试功能与游戏转储。

本文描述PS3Xploit利用ROP技术，通过破坏栈指针跳转至内存中已有VSH例程，触发内核系统调用改写Flash文件。该方法绕过执行保护，实现任意代码执行与固件降级。ROP成为当时PS3越狱的核心利用手段。

文章中DMA控制器集成于SPE的Memory Flow Controller，负责EIB与SPU本地内存间的数据搬运。每次传输上限16KB，需经Data Arbiter调度以避免总线冲突。DMA机制极大缓解了Cell多核间的数据移动瓶颈。

本文强调Cell的SPE采用SIMD指令集，配备128个128位通用寄存器，支持32/16位定点与浮点向量运算。PPU也集成VMX扩展用于向量处理。该设计专为物理模拟、图形与科学计算优化，是Cell区别于传统CPU的核心特性。

本文中PS3Hen是针对无法安装自定义固件（CFW）的后期PS3型号（如CECH-3xxx/4xxx）开发的软件利用包。它作为XMB菜单入口安装，每次开机需手动运行以启用部分CFW功能，包括执行自制程序和加载游戏镜像。相比完整CFW，它无需硬件降级或物理改动，但功能受限且需重复激活。

本文中PS3Xploit是一套利用WebKit漏洞的软件攻击工具。它通过ROP技术改写Flash中的CoreOS文件，使旧机型可安装自定义固件。该方案无需硬件降级即可实现Homebrew执行。

本文中Cg是Nvidia为PS3提供的着色器编译器，用于生成顶点与像素程序。它支持类似HLSL的语法，并提供fp40与vp40 profile。RSX的着色单元可直接使用Cg编译的代码。

本文中OpenGL ES由psGL库提供，作为RSX的图形API接口。VPE支持OpenGL 2.1模型，开发者可通过psGL调用OpenGL ES接口进行渲染。

本文中令牌环指Cell处理器EIB总线采用的互连拓扑结构。十二个Ramps节点通过四条环形通道连接，数据包需逐跳转发至目标，避免单总线拥塞。该设计支持多并发传输，提升Cell内部带宽利用率。

本文将Cell处理器称为片上网络而非传统片上系统，因其采用EIB这一非标准总线结构。EIB以令牌环方式连接各组件，专门应对高并发数据传输需求。

本文中同时多线程指PPU指令单元的SMT实现。它可在同一周期交替执行两条线程，缓解流水线停顿。结合双发射机制，PPU理论上每周期可执行四条指令。

本文中Blu-ray是PS3的主要游戏发行介质，采用蓝光二极管实现25GB或50GB容量，支持加密和区域锁定。游戏光盘由2x驱动读取，部分资源可复制到硬盘加速加载，但必须保留原盘启动。系统同时兼容DVD和CD，用于向后兼容旧世代游戏，其安全机制是反盗版链条的重要组成部分。

PS3的核心CPU，由IBM、Sony与Toshiba联合开发，运行频率3.2GHz。内部包含1个PPE通用核心、8个SPE向量加速核心（实际可用7个），通过EIB总线互联。文章详细拆解其异构计算模型、编程范式及在游戏中的应用限制。

PS2的主CPU，采用MIPS架构并集成向量处理单元。本文将其作为Cell的前身对比，指出两者均强调向量计算以提升3D性能，但Cell转向多核异构设计。文章借此说明PS3架构的演进思路。

Cell中的PowerPC Processor Element，作为通用领导核心，内含PPU处理单元与512KB L2缓存。PPU基于PowerPC 2.02规范，支持64位运算、VMX指令与双线程双发射。文章说明其负责调度SPE并处理通用任务。

Cell中的Synergistic Processor Element，共8个（1个禁用），每个包含SPU核心与256KB本地内存。SPU使用专有SIMD指令集，通过DMA与EIB交互，适合并行向量计算。文章强调其需PPE调度，且分支预测能力较弱。

Cell内部的Element Interconnect Bus，采用令牌环拓扑，4个128位环路以1.6GHz运行。理论峰值带宽204.8GB/s，通过仲裁器管理并发传输。文章以此解释Cell各组件间的高速数据流动机制。

PPU是Cell处理器中PPE的核心逻辑单元，作为64位PowerPC处理器运行在3.2GHz，支持ISA 2.02并扩展VMX指令集。它包含指令单元、加载存储单元、固定点单元和向量标量单元，支持双发射与同步多线程，可每周期执行最多四条指令。PPU负责指挥SPE等协处理器，承担通用计算与资源调度任务。

SPU是SPE的核心处理器，配备128个128位通用寄存器，采用专有SIMD指令集，适合向量与并行计算。它分为奇偶两条流水线，可双发射指令，内置256KB本地存储，通过MFC与Cell主存通信。SPU不支持动态分支预测与内存管理，需由PPU加载程序并同步执行。

MFC是SPE的内存流控制器，负责SPU本地存储与Cell主存之间的DMA传输。它包含DMA控制器与SBI接口，支持EIB总线通信，并可在总线主或从模式下工作。MFC每次最多搬运16KB数据，保障SPU与系统其他组件的数据同步。

RSX是PS3的专用图形处理器，由Nvidia基于GeForce7架构开发，工作频率500MHz，配备256MB GDDR3显存。它通过Flex I/O总线与Cell连接，支持顶点与像素着色器、8路并行光栅化及ROP操作，可渲染最高4096×4096分辨率画面。RSX还可访问主存作为额外图形缓冲区。

本文主角主机，2006年发售，采用Cell Broadband Engine作为CPU、RSX作为GPU。主机主板包含COK-001等不同修订版，支持蓝光光驱与256MB XDR DRAM内存。文章重点分析其异构多核架构、图形管线与向后兼容设计。

本文中WebKit是PS3 XMB内置互联网浏览器的底层引擎。PS3Xploit利用其JavaScript环境实现用户态任意代码执行，进而通过ROP技术调用内核系统调用来修改Flash中的CoreOS文件，实现软件降级。该漏洞利用无需硬件辅助，是后期恢复自制程序支持的关键入口。